hese 8-bit shift registers feature AND-gated serial inputs and an asynchronous clear (CLR) input. The gated serial (A and B) inputs permit complete control over incoming data; a low at either input inhibits entry of the new data and resets the first flip-flop to the low level at the next clock (CLK) pulse. A high-level input enables the other input, which then determines the state of the first flip-flop. Data at the serial inputs can be changed while CLK is high or low, provided the minimum set-up time requirements are met. Clocking occurs on the low-to-high-level transition of CLK.
Datasheet link:
https://www.alldatasheet.com/datasheet-pdf/pdf/27898/TI/SN74HC164N.html

Wide Operating Voltage Range of 2 V to 6 V
Outputs Can Drive Up To 10 LSTTL
Loads Low Power Consumption, 80-µA Max
ICC Typical tpd = 20 ns ±4-mA Output Drive at 5 V
Low Input Current of 1 µA
Max AND-Gated (Enable/Disable)
Serial Inputs Fully Buffered
Clock and Serial Inputs Direct Clear

⚠️ หลังจากลูกค้าได้รับสินค้าแล้วภายใน 2 วัน หากตรวจสอบสินค้าแล้วพบว่าใช้งานไม่ได้ หรือสินค้าไม่ตรงตามที่สั่งซื้อ ทางร้านยินดีเปลี่ยนและจัดส่งให้ใหม่โดยไม่มีค่าใช้จ่ายใดๆ ⚠️